



Mikrocomputertechnik (MCT) Klausur, 30.06.2021, Sommersemester 2021	Name:
	Matrikelnummer:

Hinweis

Als Hilfsmittel sind erlaubt:

- eigene Mitschriften aus der Vorlesung
- eigene Lösungen von Übungs- und Laboraufgaben
- Skript + Vorlesungsfolien
- nicht programmierbarer Taschenrechner

Das Verwenden weiterer Hilfsmittel, sowie die Angabe falscher Voraussetzungen (siehe „Erklärung“) gelten als Täuschung und führen zur Nichtanerkennung der Klausur!

Es sind alle Arbeits- und Ableitungsschritte zu dokumentieren. Lösungen ohne erkennbaren Lösungsweg oder kurze Begründung, sowie durchgestrichene oder nicht lesbare Lösungen werden nicht gewertet. Bei zwei angegebenen Lösungen wird keine berücksichtigt. Bitte benutzen Sie **keine** roten oder grünen Stifte. Mobiltelefone sind abzuschalten und in der Tasche zu verstauen. Der gegenseitige Austausch von Unterlagen, sowie Unterhaltungen während der Klausur sind nicht gestattet. Jeder Täuschungsversuch, sowie das Anfertigen von Kopien führt zum sofortigen Ausschluss und somit zum Nichtbestehen der Prüfung.

Bitte tragen Sie Ihre Lösungen **nur** in den dafür vorgesehenen Platz **auf diesen Aufgabenblättern** ein. Für Überlegungen und Nebenrechnungen, die nicht abgegeben werden, verwenden Sie bitte separates Papier.

Bearbeitungszeit: 90 min.

Erklärung

Ich bestätige mit meiner Unterschrift, dass ich prüfungsfähig bin und bei Beginn der Klausurarbeit die vollständigen Unterlagen erhalten habe. Ferner erkläre ich, dass ich zu dieser Prüfung angemeldet bin und alle Voraussetzungen zur Zulassung durch eigenständige Bearbeitung der Laboraufgabe(n) erfüllt habe.

(Unterschrift)

Ab hier bitte keine Eintragungen vornehmen!

Aufgabe:	1	2	3	4	5	6	Summe
Punkte:	13	7.5	10.5	17	18	14	80
Erreicht:							

Note:


bitte wenden

Aufgabe 1**(13 Punkte)**

1. Bei welcher Adressierungsform existieren getrennte Adressräume für Hauptspeicher und Ein- und Ausgabe?
2. Wie erfolgt die Unterscheidung zwischen den beiden Adressräumen bei Teilaufgabe 1.1?
3. Welche Maschine unterstützt folgenden Befehl?
OR <reg>, <reg>, <reg>
4. Welcher Flynnschen Klasse können Prozessoren mit MMX- und SSE-Erweiterung zugeordnet werden?
5. Welcher Pipelinekonflikt wird durch Einsatz eines Branch Target Buffer (BTB) verringert?

Aufgabe 2**(7.5 Punkte)**

1. Mit Hilfe des Parallel-I/O-Bausteines 82C55A mit der Basisadresse 20h soll folgende Anwendung realisiert werden:



Quelle: Harris Corporation, 82C55A
CMOS Programmable Peripheral
Interface, 1998

Entwerfen Sie dafür das Control Word und übermitteln Sie dieses anschließend an den 82C55A!
Hinweis: Mode 0 - Basic Input/Output, Mode 1 - Strobed ("Handshaking") Input/Output,
Mode 2 - Bi-directional Bus.

2. Über welche Adresse erfolgt der reine Datenaustausch mit dem Floppy Disk Controller?

Aufgabe 4**(17 Punkte)**

1. Gegeben sei ein Interrupt-System bestehend aus einem Master Programmable Interrupt Controller (PIC) des Typs 8259A mit der Basisadresse 80h und einem Slave PIC 8259A mit der Basisadresse 90h. Der Slave PIC ist mit IRQ2 des Master PIC verbunden. Initialisieren Sie das System mit den folgenden Randbedingungen: 8086-Modus, normales Ende des Interrupts (EOI), non-buffered Modus, Flankentriggerung (edge), normaler (not special) fully nested Modus! Ferner soll IRQ0 im Master PIC ein Offset von 18h und IRQ8 im Slave PIC (Zählung im Slave PIC beginnt bei IRQ8) ein Offset von 40h besitzen! Weitere nicht benötigte bzw. vorgegebene Bits in den Initialization Command Words (ICW) sollen mit Null angenommen werden.

Aufgabe 5**(18 Punkte)**

1. Ist die Anordnung von Daten im Hauptspeicher von Bedeutung für die Wirkungsweise des Cache-Speichers (Begründung)?
2. Wie wird der Teil der virtuellen Adresse bezeichnet, auf Basis dessen ein Vergleich auf Vorhandensein des adressierten Wortes im Cache-Speicher erfolgt?
3. Welche Cache-Architektur ermöglicht eine beliebige Zuordnung von Hauptspeichereinhalten zu Cachezeilen?
4. Was sind Vorteile und Nachteile der Cache-Architektur von Teilaufgabe 5.3?

5. Die von einer Modell-CPU ausgegebene virtuelle Adresse umfasst insgesamt 20-Bit. 6-Bit dieser Adresse sind für die Byteauswahl vorgesehen. Der gesamte Cache-Speicher umfasst 128 Cachezeilen. Berechnen Sie die daraus folgende Cache-Speicher Größe!

