



| | |
|----------------|--|
| Name, Vornamen | [REDACTED] |
| Matrikelnummer | [REDACTED] |
| Studiengang | T1 - B |
| Unterschrift | [REDACTED] Tag der Prüfung: 26. Januar 2016 |

Bitte beachten!

1. Prüfen Sie, ob Ihre Klausur vollständig ist. Sie muss aus den durchnummerierten Blättern von 1 bis 12 bestehen. Nehmen Sie die Klausur bitte nicht auseinander. Falls Sie ein unvollständiges Exemplar erhalten haben, lassen Sie sich bitte eine einwandfreie Klausur aushändigen.
2. Zum Bestehen der Klausur sind 50% der Punktzahl erforderlich.
3. Die Bearbeitungszeit beträgt 90 Minuten.
4. Außer einfachen (nicht programmierbaren) Taschenrechnern sind keine Hilfsmittel zugelassen.
5. Das Betreiben von Mobiltelefonen und Computern sind im Prüfungsraum nicht erlaubt bzw. grundsätzlich auszuschalten.
6. Schreiben Sie bitte gut leserlich und nicht mit Bleistift. Ihre Klausur wird ansonsten nicht gewertet. Lassen Sie einen Korrekturrand von mindestens 4 cm frei.

Mit der Unterschrift bestätigen Sie, dass Sie prüfungsfähig sind und bei Beginn der Klausur die vollständigen Unterlagen erhalten habe.

Anmerkung: Maximale Punktzahl= 120 Punkte, 100% = 100 Punkte; Note 1.0 \geq 95%
(Punkte/Note: 95/1,0; 90/1,3; 85/1,7; 80/2,0; 75/2,3; 70/2,7; 65/3,0; 60/3,3; 55/3,7; 50/4,0)

| Aufgabe | 1 | 2 | 3 | | | |
|--------------------|----|----|----|--|--|--|
| erreichbare Punkte | 40 | 40 | 40 | | | |
| erreichte Punkte | 30 | 35 | 15 | | | |

Zusatzleistung: /

Punkte:

80

Note:

2,0

Ort und Datum:

Berlin, 26.01.16

Unterschrift:

[REDACTED]



Punkte
40

Aufgabe 1 Einfache CRC-Codierung (7/4)

Gegeben ist folgendes Generator-Polynom:

$$G(u) = 1 \cdot u^3 + 1 \cdot u^0 \tag{1}$$

Aufgabenstellung:

- a) Berechnen Sie alle Codewörter. Tragen Sie ihre Ergebnisse in die gegebene Wahrheitstabelle ein (10 Pkt.).
- b) Entwickeln Sie eine kombinatorische Schaltung zur Erzeugung des Codewortes mit minimaler Gatteranzahl. Erlaubt sind Gatter mit zwei Eingängen (AND, NAND, OR, NOR, XOR, XNOR) (10 Pkt.).
- c) Geben Sie das Schaltbild mit Eingangs- und Ausgangsregister (Register-Kombinatorik-Register) an (10 Pkt.).
- d) Entwickeln Sie eine VHDL-Beschreibung zur Realisierung der Codewort erzeugung. Für die Registerstufen sind Master-Slave D-FF zu verwenden, aktiv mit der steigenden Flanke. Die Register werden mit einem *High*-aktiven RESET-Signal zurückgesetzt. (10 Pkt.).

Gegeben ist folgende Wahrheitstabelle:

| | n = 7 Codewort | | | | | | |
|------------|----------------|-------|-------|-------|-------|-------|-------|
| | m = 4 | | | | k = 3 | | |
| | x_3 | x_2 | x_1 | x_0 | | | |
| $(i)_{10}$ | y_6 | y_5 | y_4 | y_3 | y_2 | y_1 | y_0 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 |
| 2 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
| 3 | 0 | 0 | 1 | 1 | 0 | 1 | 1 |
| 4 | 0 | 1 | 0 | 0 | 1 | 0 | 0 |
| 5 | 0 | 1 | 0 | 1 | 1 | 0 | 1 |
| 6 | 0 | 1 | 1 | 0 | 1 | 1 | 0 |
| 7 | 0 | 1 | 1 | 1 | 1 | 1 | 1 |
| 8 | 1 | 0 | 0 | 0 | 0 | 0 | 1 |
| 9 | 1 | 0 | 0 | 1 | 0 | 0 | 0 |
| 10 | 1 | 0 | 1 | 0 | 0 | 1 | 1 |
| 11 | 1 | 0 | 1 | 1 | 0 | 1 | 0 |
| 12 | 1 | 1 | 0 | 0 | 1 | 0 | 1 |
| 13 | 1 | 1 | 0 | 1 | 1 | 0 | 0 |
| 14 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
| 15 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |

Hinweis zur Berechnung des Restwertes:


| y ₆ | y ₅ | y ₄ | y ₃ | y ₂ | y ₁ | y ₀ | ÷ | c ₃ | c ₂ | c ₁ | c ₀ |
|----------------|----------------|----------------|----------------|----------------|----------------|----------------|---|----------------|----------------|----------------|----------------|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | ÷ | 1 | 0 | 0 | 1 |

| y ₆ | y ₅ | y ₄ | y ₃ | y ₂ | y ₁ | y ₀ | ÷ | c ₃ | c ₂ | c ₁ | c ₀ |
|----------------|----------------|----------------|----------------|----------------|----------------|----------------|---|----------------|----------------|----------------|----------------|
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | ÷ | 1 | 0 | 0 | 1 |


| y ₆ | y ₅ | y ₄ | y ₃ | y ₂ | y ₁ | y ₀ | ÷ | c ₃ | c ₂ | c ₁ | c ₀ |
|----------------|----------------|----------------|----------------|----------------|----------------|----------------|---|----------------|----------------|----------------|----------------|
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | ÷ | 1 | 0 | 0 | 1 |

| y ₆ | y ₅ | y ₄ | y ₃ | y ₂ | y ₁ | y ₀ | ÷ | c ₃ | c ₂ | c ₁ | c ₀ |
|----------------|----------------|----------------|----------------|----------------|----------------|----------------|---|----------------|----------------|----------------|----------------|
| 0 | 0 | 1 | 1 | 0 | 0 | 0 | ÷ | 1 | 0 | 0 | 1 |


usw.



$$y_2 = x_2$$



$$y_1 = x_1$$



$$y_0 = (x_0 \wedge \neg x_3) \vee (\neg x_0 \wedge x_3)$$

$$y_0 = x_0 \oplus x_3$$

• Lückentext für das Eingangsregister

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.ALL;
3 USE ieee.std_logic_unsigned.all;
4 USE ieee.numeric_std.ALL;
5
6 ENTITY PIP04Bit IS
7     port(
8         CLK, CLR : IN std_logic;
9         D        : IN std_logic_vector(6 downto 0);
10        Q        : OUT std_logic_vector(6 downto 0)
11    );
12 end PIP04Bit;
13
14 ARCHITECTURE PIP04Bit_arc OF PIP04Bit IS
15     SIGNAL .....
16     SIGNAL .....
17 BEGIN
18     PIP04Bit : PROCESS ..... IS
19     BEGIN
20         .....
21         .....
22         .....
23     END PROCESS PIP04Bit;
24 END PIP04Bit_arc;
```

• Lückentext für das Ausgangsregister

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.ALL;
3 USE ieee.std_logic_unsigned.all;
4 USE ieee.numeric_std.ALL;
5
6 ENTITY PIP07Bit IS
7     port(
8         .....
9         .....
10        .....
11    );
12 end PIP07Bit;
13
14 ARCHITECTURE PIP07Bit_arc OF PIP07Bit IS
15     SIGNAL .....
16     SIGNAL .....
17 BEGIN
18     PIP07Bit : PROCESS ..... IS
19     BEGIN
20         .....
21         .....
22         .....
23     END PROCESS PIP07Bit;
24 END PIP07Bit_arc;
```




- Lückentext für die Einheit zur CRC-Generierung

```
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.ALL;
4 USE ieee.std_logic_unsigned.all;
5 USE ieee.numeric_std.ALL;
6 ENTITY CRC74 IS
7     port(
8         CLK, CLR : IN std_logic;
9         x : IN std_logic_vector(3 downto 0);
10        y : OUT std_logic_vector(6 downto 0)
11        );
12 end CRC74;
13
14 ARCHITECTURE CRC74_struct OF CRC74 IS
15     COMPONENT ..... IS
16     .....
17     .....
18     .....
19     .....
20 END COMPONENT;
21
22 COMPONENT ..... IS
23     .....
24     .....
25     .....
26 END COMPONENT;
27
28 SIGNAL .....
29 SIGNAL .....
30 SIGNAL .....
31
32 BEGIN
33     .....
34     .....
35     .....
36     .....
37     .....
38 END CRC74_struct;
```

Aufgabe 2 Einfacher Moore-Automat zur Erkennung einer Bit-Sequenz

Es wird ein Schaltwerk entworfen, mit dem bei einer binäre Eingangsfolge $X(t)$ die Sequenz 110 detektiert wird. Am Ausgang des Moore-Automaten soll dies durch eine $Y = [1]$ angezeigt werden. Ansonsten soll der Ausgang $Y = [0]$ anzeigen. In der Abbildung unten ist das Zustandsdiagramm des Schaltwerks dargestellt.



Hinweis: In den Knoten werden der Zustand und die dazugehörige Ausgabe dargestellt (S_n/Y_n). Auf den Kanten wird der jeweilige Zustandsübergang dargestellt (X).

- Erstellen Sie die Zustandstabelle und die Kodierung der Zustände (10 Pkt.).
- Entwickeln Sie eine Realisierung mit MS JK-FF (10 Pkt.).

Hinweis: Zustandsfolgetabelle des JK-FF

| $(i)_{10}$ | C | J | K | Q | Q^+ |
|------------|-------------------|-----|-----|-----|-------|
| 0 | $0 \rightarrow 1$ | 0 | X | 0 | 0 |
| 1 | $0 \rightarrow 1$ | 1 | X | 0 | 1 |
| 2 | $0 \rightarrow 1$ | X | 1 | 1 | 0 |
| 3 | $0 \rightarrow 1$ | X | 0 | 1 | 1 |

- Beschreiben Sie den Automaten in VHDL als verhaltenssteuernden (Zustandsdiagramm) Drei-Prozess-Entwurf. Nutzen Sie bitte den Lückentext. Alle Zustandsänderungen und Signalwechsel erfolgen nach 20 ns! Achten Sie darauf, dass die Signale RESET und CLK inkludiert sind (10 Pkt.).
- Der Eingang des Automaten wird mit dem Vektor $X = [011010111000]$ beaufschlagt. Vervollständigen Sie das Impulsdia-gramm (10 Pkt.).




Abbildung 1: Impulsdia-gramm der Bit-Sequenzerkennung.

Kodierung der Zustände / Erstellen der Ansteuerungstabelle für die JK-FF:

| i_{10} | Eingang | | Zustand S | | Zustand S^+ | | JK-FF 1 | | JK-FF 0 | | Ausgang |
|----------|---------|-------|-------------|---------|---------------|-------|---------|-------|---------|-----|---------|
| | X | Q_1 | Q_0 | Q_1^+ | Q_0^+ | J_1 | K_1 | J_0 | K_0 | Y | |
| 0 | 0 | s_0 | 0 | 0 | 0 | 0 | X | 0 | X | 0 | |
| 1 | 1 | s_0 | 0 | 0 | 0 | 0 | X | 1 | X | 0 | |
| 2 | 0 | s_1 | 0 | 1 | 0 | 0 | X | X | 1 | 0 | |
| 3 | 1 | s_1 | 0 | 1 | 1 | 0 | X | X | 1 | 0 | |
| 4 | 0 | s_2 | 1 | 0 | 1 | 1 | X | 0 | X | 0 | |
| 5 | 1 | s_2 | 1 | 0 | 1 | 0 | X | 0 | X | 0 | |
| 6 | 0 | s_3 | 1 | 1 | 0 | 0 | X | 1 | X | 1 | |
| 7 | 1 | s_3 | 1 | 1 | 0 | 1 | X | 1 | X | 0 | |

$$Y = g(X, S):$$

| i_{10} | Q_1 | Q_0 | Y |
|----------|-------|-------|-----|
| 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 2 | 1 | 0 | 0 |
| 3 | 1 | 1 | 1 |

Übergangsfunktionen $f(X, S)$: Dazu werden spaltenweise die Karnaugh-Diagramme für J_1, K_1, J_0 und K_0 aufgestellt.

$J_1 = f(Q_1, Q_0, X)$:

| | | | |
|-------|-------|---|---|
| | Q_1 | | |
| | X | | |
| Q_0 | 0 | 1 | X |
| | 0 | 1 | X |

$K_1 = f(Q_1, Q_0, X)$:

| | | | |
|-------|-------|---|---|
| | Q_1 | | |
| | X | | |
| Q_0 | X | X | 0 |
| | X | X | 1 |

$J_0 = f(Q_1, Q_0, X)$:

| | | | |
|-------|-------|---|---|
| | Q_1 | | |
| | X | | |
| Q_0 | 0 | 1 | 0 |
| | X | X | X |

$K_0 = f(Q_1, Q_0, X)$:

| | | | |
|-------|-------|---|---|
| | Q_1 | | |
| | X | | |
| Q_0 | X | X | X |
| | 1 | 1 | 0 |

$J_1 = X \wedge Q_0 \checkmark$
 $K_1 = Q_0 \checkmark$
 $J_0 = (X \wedge \neg Q_1) \vee (\neg X \wedge Q_1) \checkmark = ?$
 $K_0 = \neg Q_1 \vee (\neg X \wedge Q_1) \Rightarrow$ nicht minimiert



- Lückentext für den Zustandsautomaten

```

1  LIBRARY ieee;
2  USE ieee.std_logic_1164.all;
3  USE ieee.std_logic_unsigned.all;
4
5  ENTITY Moore_110 IS
6  PORT (
7      CLK : IN STD_LOGIC;           Eingang Datentyp Standardlogik
8      RST : IN STD_LOGIC;           Eingang Datentyp Standardlogik
9      X   : IN STD_LOGIC;           Eingang Datentyp Standardlogik
10     Y   : OUT STD_LOGIC;          Ausgang Datentyp Standardlogik
11
12 END Moore_110;
13
14 -- Verhaltensmodell
15 ARCHITECTURE SEQUENCE OF Moore_110 IS
16     TYPE ZUSTAEUDE IS (S0, S1, S2, S3); -- Aufzählungstyp
17     SIGNAL ZUSTAND, FOLGE_S : ZUSTAEUDE; -- Kommunikation
18
19     -- Zustandsaktualisierung
20     BEGIN
21         S_SPEICHER : PROCESS (CLK, RST)
22         BEGIN
23             IF RST = '1'
24             THEN
25                 ZUSTAND <= S0;
26             ELSE
27                 ZUSTAND <= ZUSTAND;
28             END IF;
29         END PROCESS S_SPEICHER;
30
31         -- Folgezustandsberechnung
32         UE_SN : PROCESS (X, ZUSTAND)
33         BEGIN
34             Y <= '0'; FOLGE_S <= S0;
35             CASE state is
36             WHEN S0 => IF X = '0' then FOLGE_S <= S1 AFTER 20ns;
37                       ELSE FOLGE_S <= S0 AFTER 20ns; END IF;
38             WHEN S1 => IF X = '1' then FOLGE_S <= S2 AFTER 20ns;
39                       ELSE FOLGE_S <= S0 AFTER 20ns; END IF;
40             WHEN S2 => IF X = '0' then FOLGE_S <= S3 AFTER 20ns;
41                       ELSE FOLGE_S <= S2 AFTER 20ns; END IF;
42             WHEN S3 => IF X = '1' then FOLGE_S <= S1 AFTER 20ns;
43                       IF X = '1' then FOLGE_S <= S1 AFTER 20ns;
44                       ELSE FOLGE_S <= S0 AFTER 20ns; END IF;
45             END CASE;
46         END PROCESS UE_SN;
47
48         -- Ausgangsberechnung
49         AS_SN : PROCESS (ZUSTAND)
50         BEGIN
51             CASE ZUSTAND IS
52             WHEN S3 => Y <= '1' AFTER 20ns;
53             WHEN OTHERS => Y <= '0' AFTER 20ns;
54             END CASE;
55         END PROCESS AS_SN;
56     END SEQUENCE;
57
58 END SEQUENCE;
59

```

Aufgabe 3 Realisierung eines vordefinierten Impulsdigramms

Punkte
40

In Abbildung 2 ist das Impulsdigramm einer Steuereinheit für einen Laser Pointer dargestellt. Wird der Taster x gedrückt, soll der Laser für drei Taktperioden aufleuchten, unabhängig von der Dauer der Betätigung des Tasters. Wird der Taster dauerhaft gedrückt, soll der Laser weiter aufleuchten. Wird der Taster losgelassen, bleibt der Laser für drei Taktperioden noch aktiv.





Abbildung 2: Impulsdigramm einer Steuereinheit.

Aufgabenstellung:

- a) Entwickeln Sie den Zustandsgraphen für die Realisierung als Moore-Automaten (5 Pkt.). Füllen Sie die Zustandstabelle aus (5 Pkt.).

$A = 00$
 $B = 01$
 $C = 10$
 $D = 11$

| i_{10} | Eingang x | Zustand S | Zustand S^+ | Ausgang y |
|----------|-----------|-------------|---------------|-----------|
| 0 | 0 | A = 0 0 | 0 0 = A | 0 |
| 1 | 1 | A = 0 0 | 0 1 = B | 0 |
| 2 | 0 | B = 0 1 | 1 0 = C | 1 |
| 3 | 1 | B = 0 1 | 0 1 = B | 1 |
| 4 | 0 | C = 1 0 | 1 1 = D | 1 |
| 5 | 1 | C = 1 0 | 0 1 = B | 1 |
| 6 | 0 | D = 1 1 | 0 0 = A | 1 |
| 7 | 1 | D = 1 1 | 0 1 = B | 1 |



- b) Entwickeln Sie eine Schaltung und geben Sie diese auf Gatter-Ebene an. Zur Realisierung verwenden Sie MS D-FF (10 Pkt.).

Tragen Sie die Übergangsfunktionen und die Ausgangsfunktion in die Tabelle ein:

| Übergangsfunktionen | |
|---------------------|-------|
| $D_1 =$ | _____ |
| $D_0 =$ | _____ |
| Ausgangsfunktion | |
| $y =$ | _____ |

- c) Entwickeln Sie eine strukturbasierte (Blockschaltbild, Aufgabenteil b) VHDL-Beschreibung zur Realisierung des Automaten. Der Automat ist nach der von Huffman Normalform als Zwei-Prozess-Automat umzusetzen. Achten Sie darauf, dass die Signale RESET und CLK inkludiert sind. Nutzen Sie den gegebenen Lückentext (10 Pkt.).

Nutzen Sie die gegebenen Tabellen und Karnaugh-Diagramme zur Lösung der Aufgabe.

| i_{10} | Eingang | | Zustand S | | Zustand S^+ | | Ausgang y |
|----------|---------|-------|-------------|---------|---------------|---|-------------|
| | x | Q_1 | Q_0 | Q_1^+ | Q_0^+ | | |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 |
| 2 | 0 | 0 | 1 | 1 | 1 | 0 | 1 |
| 3 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 4 | 0 | 1 | 0 | 1 | 1 | 1 | 1 |
| 5 | 1 | 1 | 0 | 1 | 0 | 1 | 1 |
| 6 | 0 | 1 | 1 | 1 | 0 | 0 | 1 |
| 7 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |



Erstellen der Ansteuerungstabelle für die D-FF:

| i_{10} | Eingang | | Zustand S | | Zustand S^+ | | D-FF 1 | D-FF 0 | Ausgang y |
|----------|---------|-------|-------------|---------|---------------|-------|--------|--------|-------------|
| | x | Q_1 | Q_0 | Q_1^+ | Q_0^+ | D_1 | D_0 | | |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 |
| 2 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 |
| 3 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 |
| 4 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 |
| 5 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 |
| 6 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 |
| 7 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 |

$y = g(x, S):$

| i_{10} | Q_1 | Q_0 | y |
|----------|-------|-------|-----|
| 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |
| 2 | 1 | 0 | 1 |
| 3 | 1 | 1 | 1 |

Übergangsfunktionen $f(X, S)$: Dazu werden spaltenweise die Karnaugh-Diagramme für D_1 und D_0 aufgestellt.





- Lückentext für den Speicher

```
LIBRARY ieee;
2  USE ieee.std_logic_1164.ALL;
  USE ieee.std_logic_unsigned.all;
4  USE ieee.numeric_std.ALL;

6  ENTITY PIPO2Bit IS
    port(
8      .....
10     .....
    );
12 end PIPO2Bit;

14 ARCHITECTURE PIPO2Bit_arc OF PIPO2Bit IS
  SIGNAL .....
16 SIGNAL .....
  BEGIN
18     PIPO2Bit: PROCESS ..... IS
      BEGIN
20         .....
22         .....
24     END PROCESS PIPO2Bit;
26 END PIPO2Bit_arc;
```



• Lückentext für den Automaten

```

2  LIBRARY ieee;
   USE ieee.std_logic_1164.ALL;
   USE ieee.std_logic_unsigned.all;
4  USE ieee.numeric_std.ALL;

6  ENTITY Moore_LPT_2P IS
   PORT ( ..... Eingang Datentyp Standardlogik
          ..... Eingang Datentyp Standardlogik
          ..... Eingang Datentyp Standardlogik
          ..... Ausgang Datentyp Standardlogik
10  );
   END Moore_LPT_2P;

12
14  ARCHITECTURE STRUCTURE OF Moore_LPT_2P IS
   COMPONENT ..... IS
16     PORT ( .....
18           .....
   END COMPONENT;

20
22  SIGNAL .....
   SIGNAL .....

24  BEGIN
   PROCESS ( ..... )
26     BEGIN
28         CASE ..... IS
           WHEN .....
30             .....
32             .....
34             WHEN .....
36             .....
38             WHEN .....
40             .....
42             WHEN .....
44             .....
46             WHEN OTHERS => .....
48             .....
           END CASE;
50     END PROCESS;

52     u0: .....
54  END STRUCTURE;
    
```

① a)

$$G(u) = u^3 + 1 \quad 1001$$

$$1: \begin{array}{r} 0001000 : 1001 \\ \oplus 1001 \\ \hline 0001 \end{array}$$

$$2: \begin{array}{r} 0010000 : 1001 \\ \oplus 1001 \\ \hline 00010 \end{array}$$

$$3: \begin{array}{r} 0011000 : 1001 \\ \oplus 1001 \\ \hline 01010 \\ \oplus 1001 \\ \hline 0011 \end{array}$$

$$4: \begin{array}{r} 0100000 : 1001 \\ \oplus 1001 \\ \hline 000100 \end{array}$$

$$5: \begin{array}{r} 0101000 : 1001 \\ \oplus 1001 \\ \hline 001100 \\ \oplus 1001 \\ \hline 0101 \end{array}$$

$$6: \begin{array}{r} 0110000 : 1001 \\ \oplus 1001 \\ \hline 01010 \\ \oplus 1001 \\ \hline 00110 \end{array}$$

$$7: \begin{array}{r} 0111000 : 1001 \\ \oplus 1001 \\ \hline 01110 \\ \oplus 1001 \\ \hline 01110 \\ \oplus 1001 \\ \hline 0111 \end{array}$$

$$14: \begin{array}{r} 1110000 : 1001 \\ \oplus 1001 \\ \hline 01110 \\ \oplus 1001 \\ \hline 01110 \\ \oplus 1001 \\ \hline 0111 \end{array}$$

$$8: \begin{array}{r} 1000000 : 1001 \\ \oplus 1001 \\ \hline 0001000 \\ \oplus 1001 \\ \hline 0001 \end{array}$$

$$9: \begin{array}{r} 1001000 : 1001 \\ \oplus 1001 \\ \hline 0000 \end{array}$$

$$10: \begin{array}{r} 1010000 : 1001 \\ \oplus 1001 \\ \hline 001100 \\ \oplus 1001 \\ \hline 01010 \\ \oplus 1001 \\ \hline 0011 \end{array}$$

~~11: 1011000 : 1001~~

$$11: \begin{array}{r} 1011000 : 1001 \\ \oplus 1001 \\ \hline 001000 \\ \oplus 1001 \\ \hline 00010 \end{array}$$


$$12: \begin{array}{r} 1100000 : 1001 \\ \oplus 1001 \\ \hline 01010 \\ \oplus 1001 \\ \hline 001100 \\ \oplus 1001 \\ \hline 0101 \end{array}$$

$$13: \begin{array}{r} 1101000 : 1001 \\ \oplus 1001 \\ \hline 01000 \\ \oplus 1001 \\ \hline 000100 \\ \oplus 1001 \\ \hline 000100 \end{array}$$

$$15: \begin{array}{r} 1111000 : 1001 \\ \oplus 1001 \\ \hline 01100 \\ \oplus 1001 \\ \hline 01010 \\ \oplus 1001 \\ \hline 00100 \end{array}$$

⊙ b)

$Y_2 = X_2$
 $Y_1 = X_1$
 $Y_0 = X_0 \oplus X_3$



~~1/3~~