




**Moore's Law (1965 geäußerte Vermutung)**

- Anzahl der Transistoren je Prozessorchip verdoppelt sich alle 2 Jahre
- Verarbeitungsleistung der Prozessoren verdoppelt sich alle 1,5 Jahre
- Speichergröße vervierfacht sich alle 3 Jahre
- Speicherleistung verdoppelt sich alle 10 Jahre
- Zum gleichen Preis die doppelte Leistung in weniger als 2 Jahren



**Programmentwicklung Assembler**



**Assembler und Hochsprachen**

- Import von Assemblermodulen beim Linken (obj-Dateien)
- Verwendung des inline-Assemblers des jeweiligen Compilers. (asm, \_\_asm)
- Zsf. mehrerer Befehle zu einem Block durch Klammerung ( asm{ ... } )

**Interruptverarbeitung**

- 1) HW- oder SW-Interrupt innerhalb eines Progs ist aufgetreten; der gerade in Abarbeitung befindliche Befehl wird zu Ende ausgeführt
- 2a) Interrupt-Nummer wird mit vier multipliziert
- 2b) Adr. Des nächsten Programmbefehls des Hauptprog. (Rücksprungadr.) und die Flags werden auf den Stack gesichert.
- 3) Zugriff auf die Int.-Vektortabelle mit der in Schritt 2a berechneten Adr.
- 4) Int.-Vektortabelle enthält für alle Interrupts die zugehörigen Einsprung-adressen(Programm n: ISR n)
- 5) Am Ende des Interrupt-Prog befindet sich ein IRET-Befehl. IRET liest die Flags u die Rückkehradresse vom Stack.
- 6) Der Prozessor kann die Abarbeitung des Progs mit dem auf den Interruptbefehl folgenden Befehl fortsetzen.

**Lokale Prozessor-Klassifikation**

- Stack-Architektur
- Akkumulator-Architektur
- Allgmeinzwweck-Register-Architekturen (GPR)
  - Register-Register-Maschinen - RISC
  - Register-Speicher-Maschinen - CISC
  - Speicher-Speicher-Maschinen

**GPR-Architektur**


**Complex Instruction Set Computer (CISC)**

Mischung aus Akkumulator und Load-Store-Architektur  
Komplexe Instruktionen, Ausführung in mehreren Taktzyklen  
Jede Instruktion kann auf den Speicher zugreifen  
Kein oder wenig Pipelining  
Instruktionen werden vom Mikroprogramm interpretiert  
Instruktionsformat variabler Länge  
Kompakter Code  
Viele Instruktionen und Adressierungsarten  
Die Komplexität liegt im Mikroprogramm / mächtige Befehle  
Einfacher Registersatz


**Schichtenmodell eines Rechnersystems**

Anwendungsprogramme	Word, PowerPoint
Höhere Programmiersprachen	Java, C++
Assemblersprachen, Maschinencode	Assembler
festverdrahtete Steuerung	
Funktionseinheiten	ALU
Logikebene	Gatter
Physikalische Ebene	Transistoren

**Grundarchitekturen**



**Blockschaltbild: CPU**



**Einteilung Interrupts**

Ein Interrupt ist eine Unterbrechung. Das laufende Prog. wird unterbrochen und ein spezielles Prog. Gestartet, die so genannte Interrupt Service Routine. Nach Beendigung der ISR wird an der ursprünglichen Position im Prog. fortgefahren.

Die Interrupts des 8086 können eingeteilt werden in:

- Software-Interrupts  
Werden vom Programmierer ausgelöst (zB. INT 21H)
- Exceptions  
Werden in Ausnahmesituationen durch den Prozessor selbst ausgelöst  
zB. Auslösen von Interrupt Nr.0 bei Division durch 0.
- Externe (asynchrone) Interrupts  
Werden durch externe bausteine bzw. Ereignisse ausgelöst. zB. Timer

**Interrupt-Vektortabelle**



Ist ein großer Block reservierter Speicherplätze (1024 Kbyte)  
Dort liegen die Interruptvektoren (Einsprungadr) für die 256 möglichen Interrupts. Jeder Interruptvektor besteht aus Segment u Offset, belegt 4 Byte

**Parallelerechner-Architekturen**

SISD	MISD
Single Instruction Single Data zB Von-Neumann	Multiple Instruction Single Data zB Pipelining bei Unix
SIMD	MIMD
Single Instruction Multiple Data zB MMX, 3D-Now	Multiple Instruction Multiple Data zB. Mehrprozessorsys.

**Reduced Instruction Set Computer (RISC)**

Load-Store-Architektur  
Einfache Instruktionen, Ausführung in einem Taktzyklen  
Nur Lade- und Speicherbefehle greifen auf den Speicher zu  
Intensives Pipelining  
Instruktionen werden durch festverdrahtete HW ausgeführt  
Instruktionen alle mit festen Länge  
Code weniger kompakt  
Wenige Instruktionen und Adressierungsarten  
Die Komplexität liegt im Compiler  
Umfangreiche Registersätze ( 32 - 512)

<p><b>Operation Modes 80386 bis Pentium</b></p> <ul style="list-style-type: none"> <li>- <i>Real-Adress Mode</i> Stellt die Programmierumgebung des 8086 zur Verfügung u zusätzlich die Möglichkeit in den Protected oder System Managment Mode zu wechseln. Prozessor arbeitet als hochgetakteter 8086.</li> <li>- <i>Virtual-8086 Mode</i> "quasi-operating mode". Erlaubt die Ausführung von 8086-Software in einem protected, multitasking environment</li> <li>- <i>Protected Mode</i> Originärer Mode des Prozessor. Alle Befehle und Architektureigenschaften sind nutzbar.</li> </ul>	<p><b>Virtuelle Speicherverwaltung</b></p> <ul style="list-style-type: none"> <li>- Ein virtuelle Speicher bildet ein komplexes Programm ab.</li> <li>- Ist eine so genannte Erweiterung des RAM.</li> </ul>  <p>Attribute: - Present-Bit - Zugriffsrechte</p> <p>Interrupt: MMU der CPU erkennt, dass Seite nicht im RAM ist. -&gt; BS lagert die fehlende Seite ein und aktualisiert die Seitentabellen.</p> <p>Strategien für den Seitenwechsel: 1) First In First Out 2) Least Recently Used (LRU) 3) Least Frequently Used (LFU)</p>
<p><b>Speicherhierarchie</b></p> 	<p><b>Cache (Kaschierer, Verdeckter)</b></p> <ul style="list-style-type: none"> <li>- schneller Pufferspeicher, der den nachgeordneten langsamen Speicher kaschiert / verdeckt (liegt zwischen CPU und RAM)</li> </ul> <p><b>Assoziativspeicher:</b> Inhaltsadressierbarer Speicher, die Adressierung erfolgt teilweise über die gesuchten Daten selbst</p> <ol style="list-style-type: none"> <li>1) Index adressiert mittels Dekoder eine Zeile im Tag-Ram</li> <li>2) Tag wird dann mit Inhalt der betreffenden Zeile im Tag-Ram verglichen: identisch (Hit), ungleich (Miss)</li> </ol> <p><b>Schreibzugriff Cache:</b></p> <ol style="list-style-type: none"> <li>1) Durchschreibeverfahren: CPU schreibt Datum gleichzeitig in Cache u Hauptspeicher. Vorteil: Daten sind immer konsistent Nachteil: Zugriffszeit ist durch Zugriff auf Hauptspeicher bestimmt -&gt; Cache bringt keinen Vorteil beim Schreiben</li> <li>2) Rückschreibeverfahren: CPU schreibt Datum zunächst nur in Cache -&gt; schneller Zugriff. Geschriebene Daten werden durch so genanntes Dirty Bit gekennzeichnet. Rückschreiben erfolgt durch Cache controller wenn das datum in den hauptspeicher ausgelagert werden muss -&gt; CPU arbeitet parallel weiter. Vorteil: Schneller Schreib-/Lesezugriff Nachteil: Datenkonsistenzproblem bei Zugriff weiterer Einheiten auf Hauptspeicher.</li> </ol>
<p><b>MMX (= Multimedia Extensions)</b></p> <p>MMX-Prozessor kann als Vektorrechner im Kleinen bez. werden (SIMD) 8 zusätzliche register der FDU mit einer speziell auf Multimedia ausgerichteten Arithmetik.</p> <p><b>Sättigungsarithmetik:</b> Bei einer Ton- und Bildverarbeitung ist eine separate Arithmetik für Multimedia sinnvoll</p> <p><b>Sättigung:</b> ein kl. Wert für eine Farbintensität kann problemlos auf 0 gesetzt werden, bzw. ein Überlauf im Blauton für ein Bild ist harmlos, wenn einfach der maximale Wert eingestellt wird.</p>	
<p><b>VGA (=video Graphics Array)</b></p> <ul style="list-style-type: none"> <li>- 640 x 480 Pixel Auflösung, 16 oder 256 Farben</li> <li>- auf allen Grfikkarten verfügbar</li> <li>- aktiv in der Boot-Phase eines PC sowie im Reperatur- und Notbetrieb</li> </ul> <p><b>Ansprechvarianten:</b></p> <ul style="list-style-type: none"> <li>- über das BIOS der Grafikkarte (oder seltener: des PC), zB. INT 10H pro: einfach zu programmieren, contra: langsam</li> <li>- direkter Zugriff auf den Bildspeicher (Planes) durch den Grafikcontroller pro: schnell, contra: aufwändige Programmierung</li> </ul>	
<p><b>Rendering:</b></p> <p>Bilderzeugung am Computer aus geometrischen Objekten.</p> <ol style="list-style-type: none"> <li>1. Application <ul style="list-style-type: none"> <li>- Interaktion mit Anwender</li> <li>- Kollisionsberechnung</li> <li>- Generierung der Rendering-Primitiven</li> <li>- "Culling": Zugriff auf vorgefertigte Graphikobjekte</li> </ul> </li> <li>2. Geometry <ol style="list-style-type: none"> <li>2.1. Transformation [Modell- und Sichttransformation (Kameraperspektive) in 3D-Weltkoordinaten]</li> <li>2.2. Lighting [Beleuchtungsberechnung (Lichteffekte, Reflexionen)]</li> <li>2.3. Projection [Transformation in 3D-Kamerakoordinaten]</li> <li>2.4. Clipping [Abtrennen aller Objekte außerhalb des Sichtbereichs der Kamera]</li> <li>2.5. Screen Mapping [Transformation in 2D-Kamerakoordinaten]</li> </ol> </li> <li>3. Rasterizer <ul style="list-style-type: none"> <li>- Sichtbarkeitsberechnung (Z-Buffer)</li> <li>- Einrechnen der Texturen ("Tapezieren" der 2D-Polygone)</li> <li>- Setup: Umsetzen der 2D-Polygone in Pixel</li> </ul> </li> </ol>	